

Rec'd PCT/PTO 24 JUN 2005

PCT/JP 03/16550

日本国特許庁
JAPAN PATENT OFFICE

10/540761
24.12.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application: 2002年12月27日

出願番号
Application Number: 特願 2002-379240

[ST. 10/C]: [JP 2002-379240]

出願人
Applicant(s): シャープ株式会社

REC'D 19 FEB 2004

WIPO


PCT

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年 2月 5日

特許庁長官
Commissioner,
Japan Patent Office

今井康夫



【書類名】 特許願
【整理番号】 187225
【提出日】 平成14年12月27日
【あて先】 特許庁長官殿
【国際特許分類】 H04N 5/335
【発明者】
【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
【氏名】 渡辺 恭志
【特許出願人】
【識別番号】 000005049
【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号
【氏名又は名称】 シャープ株式会社
【代理人】
【識別番号】 100062144
【弁理士】
【氏名又は名称】 青山 葵
【選任した代理人】
【識別番号】 100086405
【弁理士】
【氏名又は名称】 河宮 治
【選任した代理人】
【識別番号】 100084146
【弁理士】
【氏名又は名称】 山崎 宏
【選任した代理人】
【識別番号】 100122286
【弁理士】
【氏名又は名称】 仲倉 幸典

【手数料の表示】

【予納台帳番号】 013262

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0208766

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 固体撮像装置

【特許請求の範囲】

【請求項 1】 画素毎に、グランドとドレインとの間にフォトダイオードと第1トランジスタとが直列に設けられ、光入力に応じて上記フォトダイオードに生起される電流ないし電荷に応じた信号を、上記フォトダイオードと第1トランジスタとの間の検出ノードから出力する固体撮像装置において、

上記第1トランジスタのゲート電位を第1レベルに設定して対数変換された光電変換信号を得る対数型動作期間と、上記第1トランジスタのゲート電位を第2レベルに設定してリニア型の光電変換信号を得るリニア型動作期間とを、交互に繰り返す制御を行う制御手段を備えたことを特徴とする固体撮像装置。

【請求項 2】 請求項1に記載の固体撮像装置において、

上記フォトダイオードと検出ノードとが共通であることを特徴とする固体撮像装置。

【請求項 3】 請求項1に記載の固体撮像装置において、

上記フォトダイオードと検出ノードとの間に第2トランジスタが介挿されていることを特徴とする固体撮像装置。

【請求項 4】 請求項3に記載の固体撮像装置において、

上記フォトダイオードが埋め込みチャネル構造を有することを特徴とする固体撮像装置。

【請求項 5】 請求項1に記載の固体撮像装置において、

上記対数型動作期間とリニア型動作期間とをフレーム毎に交互に繰り返し、

上記リニア型動作期間から対数型動作期間へ遷移する直前に上記検出ノード電位をリニア型信号として読み出し、

上記対数型動作期間に遷移した後一定期間経過後のその対数型動作期間内に、上記検出ノード電位を対数型信号として読み出すようになっていることを特徴とする固体撮像装置。

【請求項 6】 請求項5に記載の固体撮像装置において、

各画素に対して均一な或る強度で光が照射された条件下で、上記対数型動作期

間に上記各画素の検出ノードから読み出された信号を第1フレームメモリに記録し、

その後、任意のフレームで読み出される信号から上記第1フレームメモリに記録された信号を、上記各画素毎に対応付けて減算して出力するようになっていることを特徴とする固体撮像装置。

【請求項7】 請求項6に記載の固体撮像装置において、

上記対数型動作期間に読み出される信号から上記第1フレームメモリに記録された信号を、上記各画素毎に対応付けて減算して出力するようになっていることを特徴とする固体撮像装置。

【請求項8】 請求項5に記載の固体撮像装置において、

各画素に対して均一な或る強度で光が照射された条件下で、上記対数型動作期間からリニア型動作期間へ遷移する直前に上記検出ノードから読み出された信号を第2フレームメモリに記録し、

その後、上記リニア型動作期間から対数型動作期間へ遷移する直前に上記検出ノードから読み出される信号から上記第2フレームメモリに記録された信号を、上記各画素毎に対応付けて減算するようになっていることを特徴とする固体撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は固体撮像装置に関し、より詳しくは、一般にイメージセンサとして呼ばれているような固体撮像装置に関する。

【0002】

【従来の技術および発明が解決しようとする課題】

最近、各画素毎に増幅機能を持たせ走査回路により読み出す増幅型固体撮像装置、特に、画素および周辺の駆動回路や信号処理回路をCMOS (Complementary Metal Oxide Semiconductor) 型とした、CMOS型イメージセンサが広く用いられている。CMOS型では、1画素内に、光電変換部、増幅部、画素選択部等を形成する必要があり、通常、フォトダイオード (PD) からなる光電変換部

の他、数個のMOSトランジスタ (T) が用いられている。

【0003】

図10(a)にPD+3T方式の場合における1画素の構成を示す。ここで1はフォトダイオード、3は検出ノード、4はリセット部、5はドレインで電源 V_D が印加される。6は増幅部、7は画素選択部、8は信号線、 ϕ_{RS} はリセットクロック、 ϕ_S は画素選択クロックを表す。図10(b)は図10(a)の動作をポテンシャルで示したものである。

【0004】

図10(a)、(b)において、まずリセット部4によるリセット動作によりフォトダイオードを電位 V_D にリセットした後、入射光 $h\nu$ により発生した信号電荷が蓄積される。電荷の蓄積に伴い検出ノード電位 V_S は V_D から低下し、その低下量は入射光強度と蓄積期間に比例する。従って一定期間の蓄積では V_S の変化量 ΔV_S は入射光強度に比例し、その値を増幅部6で増幅した後、スイッチ7で選択して信号線8に読み出す。図10(a)の構成では信号は入射光強度に比例するため、充分強い光量では飽和してしまい、ダイナミックレンジが広く取れない。

【0005】

そこで、図11に示すように、入射光のダイナミックレンジを広く取るため、光电流を対数圧縮して読み出す方式が提案されている。図11(a)はこの例を1画素での回路構成で示した図である。なお、以下ではnチャネル型の場合について述べるが、pチャネル型の場合も極性を逆にすることにより同様に議論できる。ここで1はフォトダイオード、3は検出ノード、4は対数圧縮用トランジスタ、5はドレインで電源 V_D が印加される。6は増幅部、7は画素選択部、8は信号線、 ϕ_S は画素選択クロック、 V_D は電源を表す。図10(a)の場合と大きく異なるのは、トランジスタ4のゲートにDC(直流)電位が印加され、リセット動作せず対数圧縮することである。この動作を以下に述べる。図11(b)は図11(a)におけるトランジスタ4の動作をポテンシャル関係で示した図である。

【0006】

図11(a)に示すようにゲート電圧はDC(V_D)に固定されているから、そのポテンシャルは一定値 $\phi_G(H)$ となる。ソース電位 V_S が $\phi_G(H)$ より深くなると、ト

ランジスタ4は弱反転動作、即ちサブスレッショルド電流 I_{subth} が流れる動作となる。 V_S は I_{subth} が光電流 I_p に等しくなるよう変化するから、結局 V_S は $\log(I_p)$ に比例する、即ち光電流を対数変換した値となる。これにより、非常に広い入射光量範囲にわたり応答が可能となり、ダイナミックレンジを極めて広く取ることが可能となる。

【0007】

図11(a)、(b)に示した対数変換型イメージセンサは、光電流とサブスレッショルド電流が釣合った定常状態で検出するデバイスであり、低入射光量においては図10(a)、(b)に示す蓄積型イメージセンサのように蓄積時間を増大して信号電荷量を増大する手法が使えない。更に、対数変換できる光電流の下限 I_{min} は、フォトダイオードの暗電流で制約されるから、温度の上昇等による暗電流の増大は低照度感度の著しい低下を招く。以上の理由から通常、対数変換型イメージセンサの低照度感度は、蓄積型イメージセンサより劣ることになる。

【0008】

そこで、図12に示すように、単一のデバイスで、光入力が小さい時にはリニア型光電変換特性を示し、光入力が大きい時には対数型光電変換特性を示す方式が提案されている（例えば、特許文献1、特許文献2参照。）。図12(a)は1画素の構成を示し、図10(a)と同様、1はフォトダイオード、3は検出ノード、4はリセット部、5はドレインで電源 V_D が印加される。6は増幅部、7は画素選択部、8は信号線、 ϕ_S は画素選択クロックを表す。リセット部4のゲート V_G には切替手段9を介して、電源 V_D と V_D より十分高い電圧 V_H が一定周期で交互に印加される。図12(a)の動作を、図12(b)ではポテンシャルで示し、図12(c)ではタイミングで示す。図12(a)、(b)、(c)において、まず期間 T_2 において切替手段9により V_G に V_H を印加する。このときリセット部4のゲート下ポテンシャル $\phi_G(V_H)$ は V_D より深くなり、ノード3の電位は V_D にリセットされる。次に、期間 T_1 において切替手段9により V_G に V_D を印加する。このときリセット部4のゲート下ポテンシャル $\phi_G(V_D)$ は V_D より浅くなり、ノード3の電位はフローティング状態となる。入射光 $h\nu$ により、フォトダイオードに信号電荷が発生すると、ノード3に蓄積される。電荷の蓄積に伴い検出ノード電位 V_S は

V_D から低下する。その低下量は入射光強度と蓄積期間に比例する。従って一定期間の蓄積では V_S の変化量 ΔV_{S1} は入射光強度に比例する。 V_S が或るポテンシャルの値 ϕ_0 まで低下すると、リセット部 4 では弱反転動作、即ちサブスレッショルド電流 I_{subth} が流れる動作となる。 V_S は I_{subth} が光電流 I_p に等しくなるよう ϕ_0 からの変化分 ΔV_{S2} まで変化するから、結局 ΔV_{S2} は $\log(I_p)$ に比例する、即ち光電流を対数変換した値となる。

【0009】

以上より、 $V_D \geq V_S > \phi_0$ では、 V_S の変化量 ΔV_{S1} は入射光強度に比例し、 $\phi_0 \geq V_S > \phi_G(V_D)$ では、 V_S の変化量 ΔV_{S2} は $\log(I_p)$ に比例する。ここで $\phi_G(V_D)$ は V_G に V_D を印加したときのリセット部 4 のゲート下ポテンシャルである。従って、入射光に対する V_S の変化は、図 12 (d) に示すように、光入力が小さい時にはリニア型光電変換特性を示し、光入力が大きい時には対数型光電変換特性を示す。これにより、低照度では感度の高いリニア型動作と共に、高照度ではダイナミックレンジの広い対数型動作とすることができます。

【0010】

しかしながら図 12 の方式には以下の問題がある。まず、リニア型動作と対数型動作の境界となるポテンシャルの値 ϕ_0 は画素毎にばらつく。従ってそのままでは、対数型動作領域では非常に大きなザラ状の固定パターンノイズが発生する。次に、毎回の光検出動作でノード 3 (容量を C_1 とする。) をリセット動作させるため、電子数にして

$$\Delta n = (k T C_1)^{1/2} / q$$

で表される、 $k T C$ ノイズ (熱雑音) が発生する。これはランダムノイズとなる。ここで、 k はボルツマン定数、 T は絶対温度、 q は電子電荷量を表す。これら固定パターンノイズおよびランダムノイズは、画質を大きく劣化させる。

【0011】

そこで、この発明の課題は、上に述べたような様々な問題を解消して、広いダイナミックレンジと高い低照度感度が共に達成できる固体撮像装置を提供することにある。

【0012】

【特許文献1】

特開平10-90058号公報

【特許文献2】

特開2000-175108号公報

【0013】**【課題を解決するための手段】**

上記課題を解決するため、この発明の固体撮像装置は、画素毎に、グランドとドレインとの間にフォトダイオードと第1トランジスタとが直列に設けられ、光入力に応じて上記フォトダイオードに生起される電流ないし電荷に応じた信号を、上記フォトダイオードと第1トランジスタとの間の検出ノードから出力する固体撮像装置において、

上記第1トランジスタのゲート電位を第1レベルに設定して対数変換された光電変換信号を得る対数型動作期間と、上記第1トランジスタのゲート電位を第2レベルに設定してリニア型の光電変換信号を得るリニア型動作期間とを、交互に繰り返す制御を行う制御手段を備えたことを特徴とする。

【0014】

なお、「第1レベル」、「第2レベル」は、上記第1トランジスタのゲート直下で信号電荷のポテンシャルがそれぞれ深くなるレベル、浅くなるレベルに設定すれば良い。例えばnチャネル型固体撮像装置であれば、「第1レベル」、「第2レベル」はそれぞれハイレベル、ローレベルに対応する。

【0015】

この発明の固体撮像装置では、制御手段による制御によって、上記第1トランジスタのゲート電位を第1レベルに設定して対数変換された光電変換信号を得る対数型動作期間と、上記第1トランジスタのゲート電位を第2レベルに設定してリニア型の光電変換信号を得るリニア型動作期間とを、交互に繰り返す。

【0016】

対数型動作期間には、検出ノードに対数変換された光電変換信号を得ることができる。したがって、その信号を検出ノードから取り出して転送することにより、ダイナミックレンジの広い対数型信号が出力される。他方、リニア型動作期間

には、検出ノードにリニア型の光電変換信号を得ることができる。したがって、その信号を検出ノードから取り出して転送することにより、低照度で高感度なりニア型信号が出力される。したがって、この固体撮像装置によれば、広いダイナミックレンジと高い低照度感度が共に達成できる。

【0017】

一実施形態の固体撮像装置では、上記 fotodiode と検出ノードとが共通であっても良い。つまり、上記 fotodiode の一端子と検出ノードとが短絡していても良い。

【0018】

一実施形態の固体撮像装置は、上記 fotodiode と検出ノードとの間に第2トランジスタが介挿されていることを特徴とする。

【0019】

この一実施形態の固体撮像装置では、上記 fotodiode と検出ノードとの間に第2トランジスタが介挿されているので、検出ノードの容量を小さくすることができ、リニア型動作期間における電荷電圧変換効率を高めることが可能となる。

【0020】

一実施形態の固体撮像装置は、上記 fotodiode が埋め込みチャネル構造を有することを特徴とする。

【0021】

この一実施形態の固体撮像装置では、上記 fotodiode が埋め込みチャネル構造を有するので、 fotodiode で発生する暗電流を大幅に削減することができる。したがって、対数型動作期間に、対数変換できる光電流の下限 (I_{min}) を拡大することが可能となる。また、リニア型動作期間においても、暗電流ノイズを削減することができる。

【0022】

一実施形態の固体撮像装置は、上記対数型動作期間とリニア型動作期間とをフレーム毎に交互に繰り返し、

上記リニア型動作期間から対数型動作期間へ遷移する直前に上記検出ノード電

位をリニア型信号として読み出し、

上記対数型動作期間に遷移した後一定期間経過後のその対数型動作期間内に、上記検出ノード電位を対数型信号として読み出すようになっていることを特徴とする。

【0023】

この一実施形態の固体撮像装置では、上記対数型動作期間とリニア型動作期間とをフレーム毎に交互に繰り返す。上記リニア型動作期間に遷移した後、つまり上記第1トランジスタのゲート電位が第1レベルから第2レベルに変化した後、検出ノードに光電変換された電荷が蓄積され始める。次に上記リニア型動作期間から対数型動作期間へ遷移する直前、つまり上記第1トランジスタのゲート電位が第2レベルから第1レベルへ変化する直前には、上記検出ノードには電荷が最も多く蓄積されている。その電荷をリニア型信号として読み出せば、高感度の出力が得られる。また、上記第1トランジスタのゲート電位が第2レベルから第1レベルへ変化した後、或る程度の期間が経過すれば、光電流とサブスレショルド電流が釣合った定常状態になると考えられる。したがって、上記対数型動作期間に遷移した後一定期間経過後のその対数型動作期間内には、上記検出ノードから電荷を対数型信号として読み出すことができる。

【0024】

一実施形態の固体撮像装置は、各画素に対して均一な或る強度で光が照射された条件下で、上記対数型動作期間内に上記各画素の検出ノードから読み出された信号を第1フレームメモリに記録し、その後、任意のフレームで読み出される信号から上記第1フレームメモリに記録された信号を、上記各画素毎に対応付けて減算して出力するようになっていることを特徴とする。

【0025】

この一実施形態の固体撮像装置では、各画素に対して均一な或る強度で光が照射された条件下で、上記対数型動作期間内に上記各画素の検出ノードから読み出された信号を第1フレームメモリに記録する。その後、任意のフレームで読み出される信号から上記第1フレームメモリに記録された信号を、上記各画素毎に対応付けて減算して出力する。したがって、画素毎の特性ばらつき、特に、トラン

ジスタの閾値のばらつきに起因する特性ばらつき（「オフセットばらつき」と呼ばれる。）を相殺できる。したがって、固定パターンノイズの少ない画像を得ることができる。

【0026】

一実施形態の固体撮像装置は、上記対数型動作期間に読み出される信号から上記第1フレームメモリに記録された信号を、上記各画素毎に対応付けて減算して出力するようになっていることを特徴とする。

【0027】

この一実施形態の固体撮像装置では、固定パターンノイズの少ないワイドダイナミックレンジ画像を得ることができる。

【0028】

一実施形態の固体撮像装置は、各画素に対して均一な或る強度で光が照射された条件下で、上記対数型動作期間からリニア型動作期間へ遷移する直前に上記検出ノードから読み出された信号を第2フレームメモリに記録し、その後、上記リニア型動作期間から対数型動作期間へ遷移する直前に上記検出ノードから読み出される信号から上記第2フレームメモリに記録された信号を、上記各画素毎に対応付けて減算するようになっていることを特徴とする。

【0029】

この一実施形態の固体撮像装置では、各画素に対して均一な或る強度で光が照射された条件下で、上記対数型動作期間からリニア型動作期間へ遷移する直前に上記検出ノードから読み出された信号を第2フレームメモリに記録する。その後、上記リニア型動作期間から対数型動作期間へ遷移する直前に上記検出ノードから読み出される信号から上記第2フレームメモリに記録された信号を、上記各画素毎に対応付けて減算する。したがって、正味のリニア信号成分のみを取り出すことが可能となる。更にこの場合、信号電荷が蓄積する最初と最後の信号差を取るから、リセットノイズを完全に除去した高感度画像を得ることが可能となる。

【0030】

【発明の実施の形態】

以下、この発明を図示の実施の形態により詳細に説明する。

【0031】

図5は本発明の一実施形態の2次元イメージセンサ10を2×2画素での回路構成で示した図である。この2次元イメージセンサ10において、11は後述する回路構成からなる画素、12は第1トランジスタに印加されるリセットクロック ϕ_R 、13は画素選択クロック ϕ_S 、14は信号線Vsig、15は電源VDを表す。リセットクロック ϕ_R 、画素選択クロック ϕ_S はそれぞれ、リセット走査回路16および垂直読み出し走査回路17から行単位で垂直方向に順次出力される。各画素から行単位で読み出された信号Vsigは、水平走査回路19からの信号により水平信号線18へ、水平方向に順次読み出される。水平信号線18からの信号は、アンプ回路20を介して出力信号OSを出力する。この2次元イメージセンサ10の全体の動作は、制御手段としてのCPU（中央演算処理装置）90によって制御される。

【0032】

図1(a)は、図5中に示した各画素11の回路構成を例示している。ここで、1はフォトダイオード、3は検出ノード、4は第1トランジスタ、5はドレインで電源VDが印加される。6は増幅部、7は画素選択部、8は信号線、 ϕ_R はリセットクロック、 ϕ_S は画素選択クロックを表す。グランド（接地）とドレイン5との間にフォトダイオード1と第1トランジスタ4とが直列に設けられている。この画素11を用いて、次のように対数動作およびリニア動作を行う。

【0033】

図2(a)は、図1(a)の画素を用いて対数動作を行う場合のポテンシャル関係を示したものである。この場合、第1トランジスタ4のゲートはDCレベルに保持され、そのポテンシャルは一定値 $\phi_G(H)$ となる。ソース電位VSが $\phi_G(H)$ より深くなると、トランジスタ4は弱反転動作となり、サブスレッショルド電流Isubthが流れる。VSはIsubthが光電流Ipに等しくなるよう変化するから、

$$VS = K_1 \cdot \log(Ip) + K_2 \quad \dots (1)$$

となり、VSは光電流Ipを対数変換した値VS(log)となる。ここで、K₁、K₂は定数である。これにより、非常に広い入射光量範囲にわたり応答が可能となり、ダイナミックレンジを極めて広く取ることが可能となる。

【0034】

図3(a)は、図1(a)の画素を用いてリニア動作を行う場合のポテンシャル関係を示したものである。この場合、第1トランジスタ4にはパルス ϕ_R が印加される。まず信号蓄積開始前まで第1トランジスタ4はハイレベルが十分長い期間保持されており、ソース電位は光電流 I_p とサブレッショルド電流が等しくなる値 $V_S(\log)$ となる。次に第1トランジスタ4はローレベルに変化し、信号蓄積が開始する。1フレーム期間経過後、ソース電位は $V_S(1in)$ まで低下する。従って、信号蓄積による V_S の変化量 $\Delta V_S = V_S(1in) - V_S(\log)$ は、

$$\Delta V_S = (I_p \cdot \Delta T) / C_1 \quad \dots (2)$$

となり、光電流 I_p をリニア変換した値となる。ここで ΔT は蓄積時間、 C_1 は図1(a)に示すノード3の容量である。

【0035】

図1(b)は、図5中に示した各画素11の、図1(a)とは別の回路構成を例示している。この図1(b)の回路構成は、図1(a)のものに対して、フォトダイオード1と検出ノード3との間に第2トランジスタ2を介挿した点が相違している。トランジスタ2のゲートにはDC電位 ϕ_T が印加される。

【0036】

図2(b)は、図1(b)の画素を用いて対数動作を行う場合のポテンシャル関係を示したものである。フォトダイオード1では光電流 I_p が発生するが、第2トランジスタ2のゲート ϕ_T はDCであるから、定常状態ではゲート ϕ_T を光電流 I_p に相当する電流が流れ、フォトダイオード電位は一定値に保持される。ここで更に、第1トランジスタ4のゲート ϕ_R はDCであり、サブレッショルド電流 I_{subth} が流れる。検出ノード電位 V_S は I_{subth} が光電流 I_p に等しくなるよう変化するから、上記式(1)に従い、 V_S は光電流 I_p を対数変換した値 $V_S(\log)$ となる。これにより、非常に広い入射光量範囲にわたり応答が可能となり、ダイナミックレンジを極めて広く取ることが可能となる。

【0037】

図3(b)は、図1(b)の画素を用いてリニア動作を行う場合のポテンシャル関係を示したものである。フォトダイオード1では光電流 I_p が発生するが、ゲート

ϕ_T はDCであるから、定常状態ではゲート ϕ_T を光電流 I_p に相当する電流が流れ、フォトダイオード電位は一定値に保持される。ここで更に、第1トランジスタ4のゲートにはパルス ϕ_R が印加される。まず信号蓄積開始前まで第1トランジスタ4はハイレベルが十分長い期間保持されており、ソース電位は光電流 I_p とサブスレッショルド電流が等しくなる値 $V_S(\log)$ となる。次に第1トランジスタ4はローレベルに変化し、信号蓄積が開始する。1フレーム期間経過後、ソース電位は $V_S(1in)$ まで低下する。従って、信号蓄積による V_S の変化量 $\Delta V_S = V_S(1in) - V_S(\log)$ は、

$$\Delta V_S = (I_p \cdot \Delta T) / C_2 \quad \cdots (3)$$

となり、光電流 I_p をリニア変換した値となる。ここで ΔT は蓄積時間、 C_2 は図1(b)に示すノード3の容量である。 $C_1 = \text{フォトダイオード容量} + \text{トランジスタ6のゲート容量} + \text{配線等浮遊容量}$ であるが、 $C_2 = \text{ノード3容量} + \text{トランジスタ6のゲート容量} + \text{配線等浮遊容量}$ であり、図3(b)でのノード3の面積は図3(a)でのフォトダイオード面積より十分小さくできるため、 $C_1 > C_2$ となる。即ち、図3(b)の場合は、図3(a)の場合に比べ、同じ信号電荷量 $I_p \cdot \Delta T$ でより高い信号電圧 ΔV_S を得ることが可能となる。

【0038】

図4(a)は、図1(a)の画素を半導体基板に作り込んだときの断面構造を模式的に示している。同様に、図4(b)および図4(c)は、図1(b)の画素を半導体基板に作り込んだときの断面構造を模式的に示している。ここで、101は半導体基板、102は画素分離領域、103はフォトダイオード1のカソード、104はドレイン5、111は第1トランジスタ4を表す。図4(b)および(c)では、105が独立した検出ノードであり、第2トランジスタ112を介してフォトダイオードのカソード103から分離されている。更に、図4(a)および(b)では、フォトダイオードは単純なPN接合構造であり、ドレイン104と同時に形成されるが、図4(c)ではフォトダイオードは埋め込みチャネル構造を持ち、ドレインとは別に形成される。即ち、基板側に信号電荷蓄積層106が形成されると共に、表面側には高濃度ピンニング層107が形成される。一般に埋め込みチャネル構造フォトダイオードは、単純なPN接合構造に比べ暗電流を大幅に低減すること

が可能となる。これにより、対数型動作時の対数変換できる光電流の下限 I_{min} を拡大する事が可能となる。また、リニア型動作においても暗電流ノイズを削減することができる。

【0039】

図6は図5に示した2次元イメージセンサ10の動作タイミングを示している。ここで、 $\phi_R(1)$ 、 $\phi_R(2)$ は1行目および2行目のリセットクロック、 $\phi_S(1)$ 、 $\phi_S(2)$ は1行目および2行目の画素選択クロック、OSは出力信号を表す。また1Hは1水平走査期間、1Vは1フレーム期間を表す。1行目の画素に着目すると、まず先行する（図6中に左端に示す）対数型動作期間としてのフレームにおいて、リセットクロック即ち第1トランジスタのゲート電位 $\phi_R(1)$ をハイレベルに維持し、検出ノード3に対数変換された光電変換信号を得る。その後、 $\phi_R(1)$ をハイレベルからローレベルに変化させてリニア型動作期間に遷移する。そして、1フレーム期間だけ検出ノード3に光電変換された電荷を蓄積させることにより、検出ノード3にリニア型の光電変換信号を得る。ここで $\phi_R(1)$ がハイレベルからローレベルに変化する直前に画素選択クロック $\phi_S(1)$ をオンとして、対数変換された光電変換信号 $Log(1)$ をOSへ出力する。1フレーム後、つまりリニア型動作期間から対数型動作期間へ遷移して $\phi_R(1)$ がローレベルからハイレベルに変化する直前に画素選択クロック $\phi_S(1)$ をオンとして、リニア型の光電変換信号 $Lin(1)$ をOSへ出力する。2行目以降の画素についても1水平走査期間単位で順次遅れることを除き同様である。こうして出力信号OSには、対数変換された光電変換信号 $Log(1)$ 、 $Log(2)$ 等が1H単位で得られるフレームと、リニア型の光電変換信号 $Lin(1)$ 、 $Lin(2)$ 等が1H単位で得られるフレームとが交互する。

【0040】

図7(a)および図7(b)は、画素の検出ノード3の電位として得られる、対数変換された光電変換信号 $V_s(log)$ およびリニア型の光電変換信号 $V_s(1in)$ を、入射光強度の対数 $log(I_p)$ を横軸として表した図である。（図1の場合、入射光増大に対する V_s の変化は負方向であるため、図7(a)および図7(b)では便宜のため反転して表す。）ここで対数変換された光電変換信号 $V_s(log)$ は、読み出し期間、図6の場合では1フレーム期間（適宜「1V期間」という。）の長さに依存し

ない。他方、リニア型の光電変換信号 $V_s(\text{lin})$ は、1 V期間が信号蓄積期間となるから、1 V期間が長いほど出力は大きくなる。図7(a)は1 V期間が長い場合、図7(b)は1 V期間が短い場合に相当する。入射光強度に対する $V_s(\text{log})$ の値は、応答の下限値 I_{min} が暗電流で制限される一方、上限値は $V_s(\text{lin})$ に比べ極めて高い。他方、入射光強度に対する $V_s(\text{lin})$ の値は、直前の $V_s(\text{log})$ の値の上にリニア変換された信号が上積みされた形態となるから、正味のリニア信号成分は、 $\Delta V_s = V_s(\text{lin}) - V_s(\text{log})$ となる。図7(a)のように蓄積期間が長い場合、 ΔV_s の値は $V_s(\text{log})$ より十分大となり、 $V_s(\text{lin})$ も ΔV_s とほぼ同じリニアなグラフとなる。他方、図7(b)のように蓄積期間が短い場合、 ΔV_s の値は低入射光強度側で $V_s(\text{log})$ より低い値となり、 $V_s(\text{lin})$ は ΔV_s とはかなり変化したリニアでないグラフとなる。

【0041】

図7(c)は、本発明によるイメージセンサにおける出力信号を、入射光強度の対数 $\log(I_p)$ を横軸として表した図である。ここで実線は画素全体の平均値 $\langle O_S \rangle$ を示し、点線はある特定の画素（アドレスが i 行、 j 列目の画素）の値 O_{Sij} を示す。図1に示す画素の場合、トランジスタ4および6の閾値ばらつきにより、各画素の応答はそれぞれ特定のオフセットばらつき ΔV_{ij} を伴い、 ΔV_{ij} の値は画素毎に異なる。従って各画素の応答をそのまま映像信号とした場合、 ΔV_{ij} がザラ上の固定パターンノイズとして画質を大きく損ねる。

【0042】

図8(a)は、この固定パターンノイズに関する問題を解決するための回路構成30を例示している。本回路構成30では、本発明によるイメージセンサ31（図5に示したイメージセンサ10と同じもの）からのアナログ信号を、AD変換器33によりデジタル信号に変換する。AD変換器33からの信号は分岐され、一方は直接差分回路37へ導かれ、他方は第1フレームメモリとしてのフレームメモリ34を介して差分回路37へ導かれる。各画素に対して均一な或る強度（図7(c)において I_{p1} と示す）で光が照射された条件下で、上記イメージセンサ31から対数変換された光電変換信号が出力される時、その信号を画素単位でフレームメモリ34に記録する。これにより、フレームメモリ34に画素毎のオフ

セットばらつき ΔV_{ij} が記録される。次に差分回路37において、任意のフレームで読み出される信号からフレームメモリ34に記録された信号を、各画素毎に対応付けて減算する。これにより全てのフレーム信号、即ち対数変換された光電変換信号OS(log)およびリニア型光電変換信号OS(1in)において、オフセットばらつき ΔV_{ij} がキャンセルされ、固定ザラノイズのない画像信号を得ることができる。

【0043】

図8(a)におけるリニア型光電変換信号OS(1in)は、オフセットばらつき ΔV_{ij} はキャンセルされているが、対数特性とリニア特性が加算された特性となっている。このため、図7(a)のようにリニア特性値が対数特性値より十分大きい場合はほぼリニアな特性となって問題ないが、図7(b)のように一部入射光量でリニア特性値が対数特性値より低くなる場合には、リニアな特性とならず問題となる。

【0044】

図8(b)は、このリニア特性に関する問題を解決するための他の回路構成40を例示している。本回路構成40では、本発明によるイメージセンサ31からのアナログ信号を、AD変換器33によりデジタル信号に変換する。AD変換器33からの信号は3つに分岐され、第1の分枝は直接差分回路37へ導かれる。第2の分枝は、第1フレームメモリとしてのフレームメモリ34、および切替スイッチ36を介して差分回路37へ導かれる。また、第3の分枝は、第2フレームメモリとしてのフレームメモリ35、および切替スイッチ36を介して差分回路37へ導かれる。フレームメモリ34には、図8(a)の場合と同様、各画素に対して均一な或る強度で光が照射された条件下で、上記イメージセンサ31から対数変換された光電変換信号が画素単位で記録される。これにより、フレームメモリ34に画素毎のオフセットばらつき ΔV_{ij} が記録される。フレームメモリ35には、上記リセットゲート電位がハイレベルからローレベルへ変化する直前に読み出しされる対数型信号が記録される。切替スイッチ36は、リニア信号読み出し時にはフレームメモリ35側へ接続されるから、次に上記リセットゲート電位がローレベルからハイレベルへ変化する直前に読み出されるリニア信号から上記

フレームメモリ35に記録した信号が各画素に対応して減算される。これにより、光積分期間に蓄積した信号電荷に対応した正味のリニア信号のみが読み出される。更に本手法のメリットとして、リセット動作に伴うランダムノイズも上記減算処理により打ち消されるから、固定ノイズのみでなくランダムノイズをも大幅に低減することが可能となる。他方、切替スイッチ36は、対数型信号読み出し時にはフレームメモリ34側へ接続されるから、差分回路37において、対数型信号から該フレームメモリ34に記録した信号を各画素に対応して減算する。これにより対数変換された光電変換信号OS(log)において、オフセットばらつき ΔV_{ij} がキャンセルされ、固定ザラノイズのない画像信号を得ることができる。

【0045】

なお、上述の例（図6）では、対数型動作期間とリニア型動作期間とが1フレーム期間毎に交互に繰り返される場合について示したが、本発明はこれに限定されるものではない。図9に示すような様々な組み合わせが可能である。図9(a)は図6と同じ場合であるが、図9(b)は、1フレームのリニア型動作期間と2フレームの対数型動作期間とが交互に繰り返される場合を示している。図9(c)は、1フレームのリニア型動作期間と3フレームの対数型動作期間とが交互に繰り返される場合を示している。同様に、他の組み合わせも勿論可能である。

【0046】

【発明の効果】

以上より明らかなように、この発明の固体撮像装置によれば、広いダイナミックレンジと高い低照度感度が共に達成できる。

【図面の簡単な説明】

【図1】 本発明の固体撮像装置を適用した一実施形態の2次元イメージセンサに用いられる画素の回路構成を示す図である。

【図2】 図1に示す画素の、対数動作時におけるポテンシャル分布を示す図である。

【図3】 図1に示す画素の、リニア動作時におけるポテンシャル分布を示す図である。

【図4】 図1に示す画素を半導体基板に作り込んだときの断面構造を示す図である。

【図5】 本発明の固体撮像装置を適用した一実施形態の2次元イメージセンサの回路構成を示す図である。

【図6】 図5に示す2次元イメージセンサの動作タイミングを示す図である。

【図7】 本発明により得られる対数型信号およびリニア型信号を、入射光強度との関係により表した図である。

【図8】 本発明の2次元イメージセンサにおいて、画像信号処理を行うシステムを示す図である。

【図9】 本発明の2次元イメージセンサにおける、動作タイミングの他の例を示す図である。

【図10】 従来のリニア変換型固体撮像装置の、画素の動作を説明する図である。

【図11】 従来の対数変換型固体撮像装置の、画素の動作を説明する図である。


【図12】 従来のリニア変換特性と対数変換特性を加算する固体撮像装置の、画素の動作を説明する図である。

【符号の説明】


- 1 フォトトランジスタ
- 2 第2トランジスタ
- 3 検出ノード
- 4 第1トランジスタ
- 90 CPU

【書類名】 図面


【図1】




【図2】




【図3】




【図4】






【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【図12】



【書類名】 要約書

【要約】

【課題】 画素毎に、グランドとドレインとの間にフォトダイオードと第1トランジスタとが直列に設けられ、光入力に応じて上記フォトダイオードに生起される電流ないし電荷に応じた信号を、上記フォトダイオードと第1トランジスタとの間の検出ノードから出力する固体撮像装置であって、広いダイナミックレンジと高い低照度感度が共に達成できるものを提供すること。

【解決手段】 第1トランジスタのゲート電位 ϕ_R を第1レベルに設定して対数変換された光電変換信号を得る対数型動作期間と、上記第1トランジスタのゲート電位 ϕ_R を第2レベルに設定してリニア型の光電変換信号を得るリニア型動作期間とを、交互に繰り返す制御を行う。

【選択図】 図6

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

[変更理由]

住 所

氏 名

1990年 8月29日

新規登録

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社